
NUEVO BLOG YoReparo!
Nueva Base de Fallas - Videos!
Regístrate gratis para participar de los foros, o si ya estás registrado haz login.
| Mie Ene 31, 2007 12:02 am | ||
|
Hasta la fecha, la arquitectura Core (No la Core 2) y Netburst requerían de dos ciclos de reloj para realizar este tipo de operaciones. Ahora se plantean nuevos cambios en un futuro no muy lejano: las SSE4 Tal y como hemos comentado estas SSE4 llegarán con los núcleos Penryn a finales de este mismo año. Son 50 nuevas instrucciones que incluyen mejoras para la compilación de vectores, mejoras en el procesado de texto, cadenas y contenidos multimedia y algunas otras mejoras: "optimize vector compiling, media, string and text processing and application targeted accelerators" Nos parece entender que a pesar de la introducción de estas instrucciones con los Penryn no llegarán a la madurez hasta la nueva generación de procesadores de Intel, los Nehalem. También es lógico pensar que los programadores necesitarán tiempo para optimizar su software para estas nuevas instrucciones y por lo tanto cuanto antes estén disponibles ni que sea para poderlas probar para futuros desarrollos, mejor. |
||